我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:双彩网 > 指令处理部件 >

龙芯片处理器核内存的功能

归档日期:06-28       文本归类:指令处理部件      文章编辑:爱尚语录

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  龙芯一号CPU IP核是兼顾通用及嵌入式CPU特点的32位处理器内核,采用类MIPS III指令集,具有七级流水线位浮点单元。龙芯一号CPU IP核具有高度灵活的可配置性,方便集成的各种标准接口。图1显示了龙芯一号CPU IP核可配置结构,其中虚线部分表示用户可根据自己的需求进行选择配置,从而定制出最适合用户应用的处理器结构。主要的可配置模块包括:浮点部件、多媒体部件、内存管理、Cache、协处理器接口。浮点部件完全兼容MIPS的浮点指令集合,浮点部件及其相关的系统软件完全符合ANSI/IEEE 754-1985二进制浮点运算标准。浮点部件主要包括浮点ALU部件和浮点乘法/除法部件,用户可根据自己的实际应用选择是否添加。媒体部件复用了MIPS浮点指令的Format域,并复用了浮点寄存器堆,媒体指令集基本对应了Intel SSE媒体指令集合的各种操作。

  内存管理部件有三种工作模式,即标准模式、直接映射模式和无映射模式。在标准模式下,TLB分为ITLB和DTLB两部分,每部分均由48项页表项组成,同时支持mapped和unmapped的从虚拟地址到物理地址的变换方式;TLB也可只进行直接映射,不使用CAM和RAM,以减小面积;而无映射模式下甚至可以去掉TLB,采用直连SRAM的形式实现访存。龙芯一号CPU IP核的Cache分为指令Cache和数据Cache,两部分独立配置,以4K为一路,可配置为4路、2路和0路。用户可根据应用需要,确定所需Cache的大小,甚至不使用Cache。协处理器接口为外部协处理器提供了一个高效率的接口。龙芯一号CPU IP核提供了两套可配置的处理器总线接口:AMBA接口和哈佛结构SRAM接口。 (英文名称Godson-2)

  龙芯二号CPU 采用先进的四发射超标量超流水结构,片内一级指令和数据高速缓存各64KB,片外二级高速缓存最多可达8MB.最高频率为1000MHz,功耗为3-5瓦,远远低于国外同类芯片,其SPEC CPU2000测试程序的实测性能是1.3GHz的威盛处理器的2-3倍,已达到中等Pentium4水平。 (英文名称Godson-3)

本文链接:http://ok-panic.net/zhilingchulibujian/120.html